(19)日本国特計/广(JP)

(12) 公開特許公報(A)

(II)特許出版公開等号 特別2002-314087 (P2002-314067A)

(43)公開日 平成14年10月25日(2002.10.25)

(51) Lancl' HO 1 L 29 段別配身

F I

**デーアン"(参考)** 

HOIL 29/78 21/814 HOIL 21/814 29/78

M 6F05B 801G 6F14D

書立替文 未請求 請求項の数12 OL (全 17 頁)

(21) 出願證号

传篇2001-115709(P2001-115709)

(71) 出版人 000003078

**排动会社東芝** 

(22)出版日 平成19年4月18日(2001.4.18)

東京都灣区芝紹一丁目1番1号

(72)発明者 小山 正人

种亲川原模设市确于区额杉田町8番地 株

式会社京艺很叙事是所内

(72) 発明者、西山、彰

神象川県横西市确子区新杉田町8番畑 株

式会社单艺模获事集所内

(74)代證人 100058478

**非理士 勢江 武彦 (外6名)** 

景教耳に続く


## [54] 【発明の名称】 半等体装置およびMIS型電界效果トランジスタの製造方法

### (57)【要约】

【課題】 HIER-K材料を含有し、金属酸化物と同等の比談電車を有するゲード絶解限を具備したMIS型電界効果トランジスタを有する半導体装置を提供する。

【解決手段】・シリコン基板(1)と、前記シリコン基板上に形成され、空素および酸素の少なくとも1種とシリコンとを含有する絶縁膜(6)と、前記絶縁膜上に形成され、ジルコニウムおよびハフニウムの少なくとも1種の金属原子を含む金属酸変化膜(7)と、前記金属酸変化膜上に形成されたゲート電極(8)とを具備するM1S型電界効果トランジスタを備える半路体装置である。前記金属酸変化膜中の前記金属原子と前記金素との

括合は、1.0.19/om3以下であることを特徴とする。



【特許諸求の範囲】

【請求項 1】 シリコン基板と、

前記シリコン基板上に形成され、空集および酸素の少なくとも1種とシリコンとを含有する絶縁限と、

対記憶線膜上に形成され、ジルコニウムおよびハフニウムの少なくとも1種の金属原子を含む金属酸変化限と、 前記金属酸変化限上に形成されたゲート電極とを具備 し

前記金属酸蜜化陳中の前記金属原子と前記蜜素との結合は、1019/c m3以下であるMIS型電界効果トランジスタを備えることを特徴とする半導体装置。

【請求項2】 シリコン基板と、

前記シリコン基板上に形成され、密索および酸素の少な くとも 1種とシリコンとを含有する絶縁限と、

前記絶縁限上に形成され、シルコニウムおよびハフニウムの少なくとも1種の金属原子を含む金属酸変化限と、 前記金属酸変化限上に形成されたゲート電極とを具備

前記金属酸室化限中の前記金属原子は、実質的に前記室 素とは直接結合せずに前記酸素と結合しているMIS型 電界効果トランシスタを備えることを特徴とする半導体 装置。

[請求項3] 前記絶録限と前記金属酸変化限とは直接 接して経層されていることを特徴とする請求項1または 2|に記載の半端体装置。

【請求項4】 前記館経験は、ジルコニウムおよびハフニウムからなる群から選択される少なくとも1種の金属原子をさらに含有するMIS型電界効果トランジスタを備えることを特徴とする請求項1ないし3のいずれか1項に記載の半導体装置。

【請求項5】 ジリコン基版上に、ジルコニウムおよび ハフニウムの少なくとも一種の金属とともに変素を供給 して金属室化映を形成する工程と、

前記シリコン基板を酸化処理して、前記シリコン基板上に位置する金属酸室化限と、前記シリコン基板および前記金属酸室化限との間に位置する窒素および酸素の少なくとも一種とシリコンとを含有する経経限とを備えるケート発験限を得る工程とを具備することを特徴とするMIS型電界効果トランシスタの製造方法。

[請求項 6] シリコン基板上に、ジルコニウムおよび ハフニウムの少なくとも一種の金属とともに要素を供給 して金属室化既を形成する工程と、

前記シリコン基板を酸化処理して、前記ジリコン基板上に位置する金属酸金化限と、前記シリコン基板および前記金属酸金化限との間に位置するシルコニウムおよびハフニグムの少なくとも一種の金属と、金素および酸素の少なくとも一種と、シリコンとを含有する絶縁限を形成する工程と、

前記金属酸空化限を剥離して前記金属と、シリコンと、 空素および酸素の少なくとも一種とを含有する絶縁限か らなるゲート経縁限を得る工程とを具備することを特徴 とするM I S型電界効果トランジスタの製造方法。

【諸求項7】 シリコン基板上に、ジルコニウムおよび ハフニウムの少なくとも1種の金属とともに登集を供給 して金属金化限を形成する工程と、

前記シリコン基板を酸化処理して、前記シリコン基板上に位置する金属酸窒化限と、前記シリコン基板および前記金属酸窒化限との間に位置するジルコニウムおよびハフニウムの少なくとも一種の金属と、窒素および酸素の少なくとも一種と、シリコンとを含有する絶縁限とを備えるケート絶縁限を得る工程と、

前記金属酸変化膜上にゲート電極材料層を形成する工程 と。

前記ゲード電極材料層を触処理することにより、前記金 尿酸金化限と前記ゲード電極材料層との間に、前記ゲー ト電極材料と、酸素および金素の少なくとも一種と含有 する限を形成する工程を具備することを特徴とするMI S型電界効果トランシスタの製造方法。

【語求項8】 村記シリコン基版上に前記金原金化膜を 形成する前に、村記シリコン基版上に、酸素および窒素 の少なくとも一種の元素を含有する絶縁膜を形成する工 程を具備することを特徴とする語求項5ないしてのいず れか1項に記載のMIS型電界効果トランジスタの製造 方法。

(請求項9) 村記金原変化財は、励起状態の窒素を含む雰囲気で成敗して、村記シリコン基板表面の少なくとも一部にシリコンー 窒素結合を形成することにより形成されることを特徴とする請求項5ないじ8のいずれか1項に記載のMIS型電界効果トランジスタの製造方法。

【請求項10】 前記金属変化限は、産業を含む第一の 雰囲気中で形成された後、酸素および産業を含む第二の 雰囲気中で形成されることを特徴とする請求項5ないし 6のいずれが1項に記載のMIS型電界効果ドランジス 々の製造方法。

【請求項11】 前記金属酸変化限の形成後、不活性雰囲気中で600℃以上の温度で熱処理する工程を具備することを特徴とする請求項5ないし10のいずれか1項に記載のM1.5型電界効果トランジスタの製造方法。

【請求項12】 前記不活性雰囲気中での熱処理は、前記ケート絶縁限上にケート電極を形成した後に行なわれることを特徴とする請求項11に記載のMIS型電界効果トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【発明の届する技術分野】本発明は、半導体装置および その製造方法に係り、特にジルコニウムおよびハフニウ 公の少なくとも、1種を含む金属酸金化膜と、シリコンを 含む界面絶縁限との核層絶縁限をゲート絶縁限として使 用するMIS型電界効果トランジスタを備える半導体装 置およびその製造方法に関する。

#### (0002)

【従来の技術】サブロ、1μm世代のCMOS(Complementaly Metal-Oxide-Semiconductor)デバイスにおけるゲート絶縁限は、SIO2換算で1、5nmという高いスペックが要求されている。厚さ1、5nmのSiO2は、絶縁性が悪く、リーク電流による消費電力増加よりも高速性を重視するしつを1。デバイスにおいてすら実用できない。また、より多くの需要が確実視される個人用携帯電子機器のためのし、Siデバイスに求められる最大の要求は低消費電力性であり、そのリーク電流を度がデバイス全体の消費電力に対し大きな部分を占めるゲート絶縁限に対しては、従来のSIO2よりも接段にリーク電流の低い新規材料の導入が必須とされている。

【ODO3】S.1.02独写 1. 5 n.mの発标联答量を実現し、かつ低リーク特性を得るためには、5.1.02より比勝電率の高い材料(H 1 e n - K材料)を利用し、物理联厚を大きくすることが有効である。例えば、5.1.02の10倍の比勝電率をもつ材料を利用すれば、5.1.02換算 1. 5 n mの性能を得るための物理限厚は 1.5 n mに設定することができ、直接トンネル電流による限の発経性破壊を回避することが可能である。ここで、H.1.e.n-K材料とは一般に金属配化物のことであり、その物理、化学的構造に基づく高い分極が高誘電率の起源となる。

【0004】しかしなから、これらの金属酸化物は、LSIデバイスにゲート絶縁限として導入することを考えたとき、SiO2に比較して明らかに不適切な性質を有している。その代表的なものとして、これらの金属酸化物が比較的低い温度(典型的には400~500℃)で容息に結晶化することが挙げられる。

【0005】従来のLSIにおいてゲート絶縁膜を形成。 するために使用されてきたSiO2 (またはSiON) は、いかなる場合にも結晶の形態に変化することはなく 非晶質であった。非晶質であることは、 シリコン中への 不純物の拡散を防止して絶縁膜の平坦性を高め、リーク 電流の低減、LS Lチップの素子間特性パラッキを抑え るといった効果をもたらし、LS(製造の歩留まりおよ び性能向上に極めて重要である。ケート絶縁限が結晶 質、特に多結晶形態になることは、従来当然のように得 られていたこれらの効果が失われ、歩智まりの低下のみ ならず、所望の性能を得ること自体が困難になることが 子測されている。 誘電率をS 102よりも高くしつつ、 かっLSIプロセスで用いられる温度において容易に結 晶化しないようなゲート絶縁膜材料が求められている。 【ロロロ6】このような要求を選たすための材料の一つ として、シリコン酸化物とシリコン以外の金属酸化物と の温合酸化物が検討されている。例えば、 Ti-Si-O、Zr-51-0、H1-51-0、およびLa-5 i-Oなどがその典型的なものとして挙げられる。これ

らの材料は、1000℃といった高温でも非晶質状態を 保つか、あるいは部分的には結晶化が生じるものの絶縁 限の母体としては非晶質性が保持されるといった性質を 示す。

【ロロロ7】しかしながら、こうした材料においでは、 非晶質性を高めるためにシリコンを退せることによっ て、その比誘電率が落しく低下するという問題が生じ る。これらの合金酸化物の比談電率が金属酸化物とSi - 02との平均勝電率で決定されると考えると、例えば組 成比1:1で合金を調製した場合には、その比誘電率は 10~15である。さらに、Si02に対して1:1の "ような高い割合で金属酸化物を温入させた場合には、そ の材料の非晶質性は保たれないことが一般的である。現 実的には、シリコン酸化物:金属酸化物の比が 3: 1程 唐でないと非晶質性の保持は不可能である。 このときの 材料の比誘電率は、確実に10以下に低下してしまう。. 現状のデバイスのゲート絶縁限として使用されるSIO N等の実効的比誘電率を6程度と考えれば、これら検討 されているシリコンー金属酸化物の比勝電率による物理 膜厚増加の効果は、たかだかSiONの1. 5倍程度に すきない。こうした材料によるリーク電流の相対的低調 が可能になったところで、おそらくそれは一世代のデバ イスにしか利用されない短命な材料となることが予測さ れる.

#### [8000]

【発明が解決しようとする課題】上述したように、従来のS1 O2 (S1 ON) に替わるH1 gh - Kゲート経験限の材料は、非晶質性を高めるためにシリコンとシリコン以外の金属との合金酸化物を用いることが主流の技術となっている。しかしながら、その比勝電率はたかたか10程度となり、複数世代にわたって使用可能なゲート経縁限材料とはなり得ないものであった。

[0009] 本発明は、上述の問題点を考慮してなされたものであり、その目的は、HIER - K材料を含有し、金属酸化物と同等の比勝電率を有するゲート経線膜を具備したMIS型電界効果トランジスタを有する半等に体装置を提供することを目的とする。

【0010】また本発明は、HIEF-K材料の無処理時の結晶化を極力抑制して耐熱性を高め、金属酸化物と同等の比誦電車を有するゲート経縁限を形成し得るMIS型電界効果トランジスタの製造方法を提供することを目的とする。

#### [0011]

【課題を解決するための手段】上記課題を解決するために、本発明は、シリコンを仮と、前記シリコンを仮上に形成され、笠未および酸素の少なくとも1種とシリコンとを含有する絶縁限と、前記絶縁限上に形成され、ジルコニウムおよびハフニウムの少なくとも1種の金属原子を含む金属酸金化限と、前記金属酸金化限上に形成されたゲート電極とを具備し、前記金属酸金化取中の前記金

属原子と前記室素との語合は、1.019/cm3以下であるMIS型電界効果トランジスタを値えることを特数とする半路体装置を提供する。

[0.0.12] また本発明は、シリコン基板と、前記シリコン基板上に形成され、窒素および酸素の少なくとも1種とシリコンとを含有する絶縁限と、前記絶縁限上に形成され、ジルコニウムおよびハフニウムの少なくとも1種の金属原子を含む金属酸変化既と、前記金属酸変化既上に形成されたゲート電極とを具備し、前記金属酸変化既中の前記金属原子は、実質的に前記室集とは直接結合せずに前記酸素と結合しているMIS型電界効果トランジスタを備えることを特徴とする半導体装置を提供する

【0013】また本発明は、シリコン基板上に、シルコニウムおよびハフニウムの少なくとも一種の金属とともに変素を供給して金属金化限を形成する工程と、前記シリコン基板上に位置する金属酸金化限と、前記シリコン基板および前記金属酸金化限との間に位置する金素および酸素の少なくとも一種とシリコンとを含有する発程限とを備えるゲート発展を得る工程とを具備することを特徴とするMIS型、電界効果トランジスタの製造方法を提供する。

【ロロ14】また本発明は、シリコン基板上に、シルコニウムおよびハフニウムの少なくとも一種の金属とともに空素を供給して金属室化限を形成する工程と、前記シリコン基板を酸化処理して、前記シリコン基板上に位置する金属酸室化限と、前記シリコン基板および前記金属酸室化限との間に位置するジルコニウムおよびハフニウムの少なくとも一種の金属と、安森および酸素の少なくとも一種と、シリコンと、安森および酸素の少なくとも一種とを含有する路線限からなるゲード発線限を得る工程とを具備することを特徴とするMIS型電界効果トランジスタの製造方法を提供する。

【0015】また本発明は、シリコンを振上に、シルコニウムおよびハフニウムの少なくとも1種の金属とともに空無を供給して金属空化膜を形成する工程と、耐記シリコンを振た関係を設定して、耐記シリコンを振れまび前記の登金化膜との間に位置するシルコニウムおよびハフニウムの少なくとも一種の金属と、空無および酸素の少なくとも一種を含有する絶縁度とを使えるケート絶縁関を得る工程と、前記金属酸空化膜上にゲート電極材料層を形成する工程と、前記ケート電極材料層を形成する工程と、前記ケート電極材料を放棄することにより、耐記金属酸空化膜と前記ゲート電極材料層を熱処理することにより、耐記金属酸空化膜と前記ゲート電極材料をと、酸素おきな無効型なくとも一種と含有する膜を形成する工程を具備することを特徴とするMIS型電界効果トランジスタの製造方法を提供する。

【0016】本発明者らは、400~500℃程度の低・ 温で結晶化が生じるジルコニウム酸化粧あるいはハフニ ヴム酸化物は、変素を添加して金属変化物を構成するこ とによって、結晶化温度が上昇することを見出した。シ リコンを金属酸化既に添加した場合とは異なり、安衆を 添加して形成された金属酸室化膜の比誘電率は、金属酸 化物の値から劣化することはほとんどない。本発明は、 こうした知見に基づいてなされたものである。特に本発 明においては、金属酸蜜化膜中に含有される蜜素は、金 展原子と直接は化学結合しないことが必須であり、金属 原子と窒素原子との結合は、実質的に含まれない。 具体 的には、金属変化限中における金属原子と室券原子との 結合は、1.019/om3以下でなければならない。×P: Sの検出限界は1 019/c m3であり、金属原子と密素。 原子との結合がこの値未満であれば、金属原子は窒素原 子と直接化学結合していないとみなすことができる。金 展 - 安素結合が金属室化限中に形成されると、限中欠陥 の発生や、比勝電率の低下が生じるが、本発明により、 こうした不都合を完全に回避することが可能となった。 じたがって。 金属金化膜中における金属原子が金素原子 と直接化学結合していないことは、本発明において極め て大事な規定事項である。ここで、本発明のような結合 形態でも、映の結晶化温度を上昇させる効果は充分に発 押されることは、実験ですでに確認済みである。

(0017) なお、シルコニウム、ハフニウム、および、その場合物は、その酸化物の生成自由エネルギーが十分に大きく、熱的に極めて安定な材料である。このため、本発明においては、金属酸変化限を構成する金属を、ジルコニウム、ハフニウム、およびその場合物に限定している。

(00.18) さらに本発明の半導体装置においては、上述したような金属酸変化限とシリコン基板との間に界面絶縁限が形成され、この界面絶縁限は、シリコンと、変素および酸素の多なくとも1種とを含有する。こうした界面絶縁限を設けることによって、金属酸変化限に多数含まれる極性分子結合とシリコン基板との間隔をあけることができる。それにより、シリコン基板表面に形成されるチャネルに対するキャリア散乱要因を除去し、さらにシリコンと絶縁限との界面電気的特性を向上させることが可能となる。

[0.0-19] こうした界面絶縁限と、この上に直接形成された金属酸空化限との枝唇構造によって、本発明の半時体装置におけるゲート絶縁限が構成される。なお、界面絶縁限と金属酸空化限との枝唇絶縁限全体で5102換算1、5,nm以下を実現するためには、界面絶縁限は1、mm以下とすると要がある。したがって、本発明においては、界面絶縁限を5102換算1,nm以下とすることが第1にい

[0020] 界面絶縁限の少なくとも一部には、ジルコニウム、ハフニウムのいずれか、あるいは両方の金属原

子が含有されていてもよい。この場合には、界面絶縁限の比請電率が上昇して、実効的にSIO2換算限度を選ぶかさせるという効果が得られる。

【0.021】、以下、本発明を詳細に説明する。

【0022】本発明は、従来技術のように非晶質性を高めるために金属酸化物にシリコンを添加する代わりに、金素を添加して金属酸金化限を形成する。本発明における金属酸金化限は、シリコン基板上にジルコニウムおよびハフニウムの少なくとも1種と窓業とを同時に供給して、ジルコニウムおよびハフニウムの少なくとも1種の金化限を形成し、これを酸化することによって形成される。

【OO23】ジルコニウム酸室化限の場合を例に単げて、本発明における金属酸室化限について説明する。
【OO24】ます。シリコン挙抜上に金属変化物としてのジルコニウム室化限を成限し、これを500℃で配化した。酸化後の限を×PS(X-rey Photoelectron Spectrosoopy)で調べたところ。ジルコニウム、酸素、および窒素が検出され、ジルコニウム酸窒化限が形成されていることが明らかになった。こうじて形成されたジルコニウム酸窒化限の結合状態について、図1を参照して説明する。

【0025】図1(e)は、ジルコニウム変化膜の酸化処理前後におけるジルコニウムの結合状態変化を示すメトラムである。曲線 eは堆積直後のジルコニウム変化膜におけるジルコニウムの結合状態を表わした曲線 bは、500ででの熱処理により酸化処理を行なった後のジルコニウム酸変化膜におけるジルコニウムの結合状態を表わず、ジルコニウム変化膜の準積直後の状態(曲線 e)では、フィーN結合を示すビークが退われている。これに対し、酸化処理を行なった後のジルコニウム酸変化膜のメPSスペクトラム(曲線 b)では、フィーN結合は全く検知されず、フィーの結合のみが観測された。

【0025】図1(b)は、シルコニウム変化関の酸化処理前後における窒素の結合状態を示すメPSスペクトラムである。曲線では推検直後のシルコニウム変化関における窒素の結合状態を表わし、曲線では、500ででの熱処理により酸化処理を行なった後のジルコニウム酸変化関における窒素の結合状態を表わず、曲線でに示されるように、堆板直後のジルコニウム変化関からはスペート結合が検出される。しかしながら、酸化後には、曲線でに示されるようにファーNの信号は消滅して、その代わりに、エネルギー403をソ付近にNの結合に関するピークが新たに発生する。このピークは、NーNあるいはNーの結合に帰属される。

【OO 27】以上のように、本発明におけるジルコニウム酸金化映中では、ジルコニウムは酸素と結合し、窒素とは結合していないという化学結合的な特徴を有する。 このようなジルコニウム酸金化関の特徴は、ジルコニウ ・ ム酸化物の生成自由エネルギーが極めて大きいことと関係している。すなわち、 Zr - N語合よりもZr - O語合の方がエネルギー的に安定であるために、 Zr - N語合を壊してZr - O語合が形成されることは極めて自然な成り行きである。

【0028】こうした化学的結合状態を有するジルコニウム酸金化限は、本発明の方法により始めて形成された。本発明においては、シリコン基板上にジルコニウム・金化限を形成し、これを配化することによってジルコニウム酸金化限が形成されるので、ジルコニウム酸金化限中のファート結合を第しく低速して、実質的に含まないことが可能となった。

【0029】以下に、従来技術におけるジルコニウム酸 変化限の製造方法と本発明の方法とを図面を参照して比 級しながら、本発明の独自性と有用性を説明する。

【0030】図2には、従来法(米国特計第6,013,553号)によるジルコニウム酸変化関の製造方法を模式的に示す。この方法においては、図示するようにシリコン基板上にジルコニウム酸化限(スァ02)を成限した後、励起状態の窒素(Nや)を用いてジルコニウム酸化限を窒化することによってジルコニウム酸金化関(スァ0N)が形成される。ジルコニウム酸化限を窒化するために励起状態の窒素が用いられるので、この方法は、準安定な結合状態であるジルコニウムー窒素結合が形成されやすい点に問題がある。

【0031】限中に形成されたジルコニウムー 空素結合は、図3に模式的に示されるようにジルコニウム酸化限の安定な結合ネットワークを乱して、欠陥構造を形成する。あるいは、哲定的に未結合手をもたず安定な状態を形成したとしても、その本質的なエネルギー的不安定さから、ジルコニウムー 密素結合は潜在的な欠陥となり、絶解限の信頼性を禁しく劣化させる可能性が高い。

[0032] 図4には、本発明におけるジルコニウム酸を化限の製造過程を示す。本発明では、シリコン基板上にジルコニウム変化限を形成し、これを酸化処理することによってジルコニウム酸変化限が形成される。ジルコニウムー変素結合は、ジルコニウムー酸素結合よりもエネルギー的にはるかに不安定である。このため、平衡状態に近い条件下で酸化処理を行なうことによって、ジルコニウムー変素結合はほぼ完全にジルコニウムー酸素結合に置換される。その結果、図5に示すようなZrーの結合を主とする結合状態を有するジルコニウム酸変化限を形成することが可能となる。これにより、ジルコニウム・変素結合を含まないジルコニウム酸変化限が容易に形成される。

 が得られる。この文献には明記されていないものの、こうした方法ではジルコニウム変化既を酸化する。しかしながら、この従来方法では、金属ジルコニウムを変化するプロセスにおいて、図6に示されるようにシリコン基版とジルコニウム設金化限との界面にジルコニウムシリサイド(ファミュ)が形成されてしまう。ジルコニウム金属は化学的に活性であり、同様に化学的に活性なシリコン原子と反応することが違けられないたのである。

【0034】これに対して本発明の方法では、シルコニウム変化限形成時は、ジルコニウムは変素と結合しているため、シリコンと化学反応することはない、従来法のようにジルコニウムシリサイドが経経限の下部に形成されることは、デバイスの報告上許されない、なおフロとの変化後、これを酸化するプロとは、ジルコニウムシリサイドが経経限に変化することは、ジルコニウムシリサイドが経経限に変化することは、ジルコニウムシリサイドが経経限に変化することは考えられ、経経限の報告上は問題がなくなる。しかしながら、ジルコニウムシリサイド形成反応時に、シリコニウムがデバイスの電気的特性を劣化させることが避けられない問題となる。特性を劣化させることが適けられない問題となる。

【0035】以上のように、従来の方法では、ジルコニゥムーシリコン反応に伴なうデバイス特性の劣化を抑制するとともに、特成原子が図5に示されるような結合状態を有るな経験を得ることは不可能であった。

【0.036】金属原子が変素原子と結合しないという本発明における金属酸変化限中の結合状態は、金属酸変化限の比談電率を金属酸化限と同等の値に推持するという目的からも重要である。金属原子が変素原子と結合した場合には、金属酸化物の比談電学の高さの起源である分極量が低下してしまう。本発明における金属酸変化限は、すてに説明したようにその母体は金属酸化限であり、比談電学を著しく劣化させる要因は全く存在しない。

【0037】シルコニウム酸変化限中に金属原子と窒素原子との結合を含まないことに加えて、本発明では、そのシルコニウム酸変化限とシリコン基板との界面にSIO2検算1mm以下の界面鉛線限を備えることを特徴としている。図7を参照して、本発明における界面絶縁限の物理的な特徴を説明する。

【0038】図ァ(e)は、ジルコニウム室化限/シリコン基板界面およびジルコニウム酸室化限/シリコン基板界面における界面絶解限のシリコンの結合状態を示す、メPSスペクトラムである。曲線・は、堆板直後のジルコニウム室化限とシリコン基板との間の界面絶解におけるシリコンの結合状態を表わし、曲線・は、500℃での熱処理により得られたジルコニウム酸室化限とシリコン基板との間の界面絶解におけるシリコンの結合状態を表わす。ジルコニウム室化限下の界面絶解限は、曲線・に示されるようにシリコンー室素結合の特徴を示し

ている。これを500℃での無処理により酸化処理した後には、限中のシリコンの結合状態は、シリコンー窒素結合からわずかにシリコンー酸素結合のエネルギー状態に向けてシフトすることが曲線1に示されている。すなわち、本発明におけるジルコニウム酸室化限/シリコン 並振界面の界面矩段限は、シリコン酸変化限を主とする成分で構成される。

【0039】 図7 (b) は、ジルコニウム室化限/シリ コン基板界面およびジルコニウム酸蜜化既/シリコン基 仮見面における男面蛇縁膜の窒素の結合状態を示す×P Sスペクトラムである。曲線をは、堆積直径のジルコニ ウム変化限とシリコン基板との間の界面路縁限における ※笠衆の結合状態を表わし、曲線 h は、500℃での熱処。 理により得られたジルコニウム酸密化財とシリコン基板 との間の界面絶縁敗における金素の結合状態を表わす。 曲線をに示されるように、ジルコニウム室化映/シリコ ン界面には、わずかのシリコン・密未結合しか含まれな い。これに対して、500℃での熱処理により形成され ・たジルコニウム酸密化限/シリコン基板界面の界面発料 膜には、曲線方に示されるように多数のシリコン=塞索 結合が存在する。これは、ジルコニウム室化膜を酸化す る段階で蛮素原子が放出され、この窒素原子が新たな界 面絶縁膜の構成に関与していることを示している。

【0040】こうした特徴を有する界面絶縁限は、本発 明により初めて形成することが可能となった。本発明に おいては、まず、シリコン基板上にジルコニウム変化映 を形成し、次いで、これを酸化することによりジルコニー ウム酸室化膜が形成される。具体的には、ジルコニウム 金化限の成敗は、励起状態の変素を含む雰囲気中で行な われ、このとき、シリコン基板表面のシリコン原子の一 部が金素と結合する。さらにこの上にジルコニウム室化 **関を形成し、酸化処理を施してジルコニウム酸窒化膜が** 形成される。酸化処理の際、シリコン基板の最表面にお けるシリコン - 笠素結合は、シリコン基板の再酸化を抑 制する役割を果しながら、それ自体が界面絶縁既の一部 として取り込まれる。また、ジルコニウム窓化膜の酸化 処理によってジルコニウムとの結合が外れた空業原子 は、限外部への拡散、限内部への残存、シリコン基板と の界面層の形成という3通りの経路を経る。これらの金 素原子のうち、限内部に残存した空素原子は絶縁膜の耐 熱性を向上させ、界面層の形成に関わる空衆は、ジルコ こうな変化膜の酸化処理時における意図しないシリコン 基版再酸化を極力抑える効果を発揮する。 こうした効果 を発揮した後であれば、ジルコニウム酸窒化限中に窒素 が残存せずとも構わない。

【ロロ41】次に、本発明のジルコニウム酸密化関における結晶化抑制の機能について説明する。図Bは、薄膜の結晶状態を調べるためのXRD(X-Rey Diffirection)スペクトラムである。ジルコニウム酸化関は、400℃以下の温度で結晶状態に転移するこ

とが知られている。

【0042】図8(a)は、限厚5nmのジルコニウム酸化限についての、堆積直後と50,0℃で熱処理したときのXRDスペクトラムである。一般に、パルクと比較して、溶膜状態では関が違いほど金属酸化物の結晶化反応が抑制されることが知られている。しかしながら、ジルコニウム酸化膜は5nmという極薄膜においても、500℃の熱処理で充分強い強度の結晶ピークを示しており、限が結晶状態に変化したことがわかる。

【0043】図8(b)には、本発明のシルコニウム酸 変化膜の熱処理に対する挙動を調べた結果を示す。 この 字験では、5 nmのジルコニウム室化映を500℃で酸 化したジルコニウム酸変化限を、さらに500℃、60 Oで、700でで熱処理したときの結晶化学動を示して いる。このどぎ、ジルコニウム酸窒化膜の膜厚は ti Din mであった。図8 (b) に示されるように、本発明にお けるジルコニウム酸変化製は、500℃、600℃では、 措品化せず、7:00℃で始めて結晶(Z r.O2)のピー クを示している。 参照と して用いたジルコニウム酸化膜 の膜厚は5mmとジルコニウム酸変化膜より薄いので、 結晶化反応が抑制されるはずである。 しかしながら、厚 L) 1/D n mのシルコニウム酸変化関の結晶化温度が、参 照実験よりも高くなっている。この結果は、厚い秩厚は 本来結晶化しやすい条件であるにもかかわらず、酸窒化 膜を形成したことにより結晶化が逆に抑制されたことを 意味している。 このように、本発明におけるシルコニウ **ム酸室化限が結晶化抑制機能を備えている事実は明らか** である.

[0044] 本発明のジルコニウム酸室化喫イシリコン酸室化喫イシリコン構造の電気的特性を説明する。図9は、本発明の移居能解限上に金電極を形成し測定したで、大特性である。図9には消らかなの・ソカーブが示されており、本発明における核層能解膜とシリコン基板界面との界面準位密度は、実用的な水準であることが確認された。また、図9のC-V特性の歯様容量値から界面を経験関のSIO2換算限厚を計算したところ的1、20mであり、HIEN-Kゲート能解限の導入が予定されるSIO2換算限厚1、5nm以下という性能を充分消失すことがわかる。

【0045】図10には、図9の0-V特性を示した本発明のシルコニウム酸空化限/シリコン酸空化限/シリコン開選の断面TEM写真を示す。シルコニウム酸空化限の物理限度は3nmであり、シリコン酸空化限の物理限度は1、5nm程度である。この構造的な特徴と図9で説明した秘層限全体でのSIO2換算限度の値とに基づいて比熱電空を計算したところ。シルコニウム酸空化限の比誘電空は約10であった。本発明における界面絶縁限の比誘電空は約10であった。本発明における界面絶縁限の比誘電空は約10であった。本発明における界面絶縁限の比誘電空・10は、軽性なシリコン室化限のそれよりも高い。したがって、シルコニウム酸空化限とシリコン華板との界

面に形成された界面結構限は、異なるシリコン酸室化限ではなく、それにジルコニウムが添加されている状態であることが確認された。こうした構造は、ジルコニウム室化限権秩時にシリコン表面に局在分布したジルコニウムが界面絶縁限に取り込まれることにより実現されたものであり、本発明の製造方法によってのみ得られる特有の構造である。

[0046] このような本発明のジルコニウム酸密化既 イシリコン酸密化限核相造は、後工程における触処理に 対するシリコン基板再酸化に十分に耐え得ることがわかっている。

【0047】図11は、その事実を示す実験結果である。通常の従来技術によるジルコニウム酸化既と、本発明におけるジルコニウム酸変化既とを、600~1000の範囲で窒素アニールしたときのS102換算限厚の変化を調べた結果を示す。通常のジルコニウム酸化既の場合には、1000では2、5nm以上のS102換算限厚の増加が観測された。これに対して、本発明のジルコニウム酸変化限では、900で以上でやはり同様にS102換算限厚が増加するものの、その増加幅はジルコニウム酸化限よりはるかに少なく、1000でにおいてもわずかの、30mの増加しか起きなかった。

【ロロ48】本発明におけるシルコニウム酸変化限の耐酸化性の向上には、複数の要因が考えられる。第一には、本発明のジルコニウム酸変化限が熱処理雰囲気中の酸素の拡散を防止して、シリコン基板の酸化を抑制したこと、第二に、本発明の界面距縁限であるシリコン酸変化限が酸素の拡散を防止したこと、第三に、本発明のジルコニウム酸変化限は耐熱性が高く、高温熱処理時の酸素放出量が極めて少ないことが挙げられる。これは、いずれも本発明の構造により初めて得られた特有な効果である。

[0049] なお、本発明においては、より高い路縁限 哲量を得るために、励起状態の酸素を用いてジルコニウ ム変化限の酸化処理を行なうことが好ましい。このよう な手法で酸化処理を施すことによって、ジルコニウム窓 化限の酸化をより高効率で行なうことができるととも に、酸化に必要な基板温度を低温化することにより酸化 時のシリコン基板再酸化を怪力抑制することが可能となる。

【0050】また、ジルコニウム酸金化膜の製造後には、600℃以上の温度で、不活性雰囲気、例えば金素雰囲気でのポストアニールをすることが好ましい。これによって、リーク電流の低減とSiO2換算限厚の低減とを同時に実現することができる。

【0051】図12には、本発明におけるシルコニウム 酸密化限をポストアニールしたときのSIO2換算限厚 等の変化を示す。図12においては、傾軸がSIO2換 算限厚、縦軸がリーク電流密度である。今回の実験の結 果では、700℃アニール時に最もSIO2換算限厚が 渡く、リーク電流も低いという性能が得られた。このような効果は、ジルコニウム酸変化限中に残存した、極わずかな童の格子欠陥のアニールアウトによる効果である。

【0052】以上説明したように、絶縁限の結合状態や元素用成を規定しているので、本発明における金属酸窒化限/男面絶縁限は層積造は、耐熱性に優れ、此誘電率は高く、耐酸化性においても極めて展れた性質を有する。こうした特性を有する金属酸窒化限/男面絶縁限核層構造は、本発明の製造方法によってのみ待られるものである。

#### (0:053)

【発明の実施の形態】以下、図面を参照しつつ、本発明を用いたMISFET (Metell-Insule to r-Semioonduotor Field Ettect Trensistor) およびその製造方法を説明する。

[0054] (実施例i) 図13は、本実施例のMIS FETの断面構造である。

【ロ055】図示するように、シリコン基板1上には、ケート電極8/金属酸室化限7/界面絶軽限5の後層からなるMIS構造が形成されており、ケート電極8はゲート側型9に取り囲まれている。シリコン基板1中には、高速度に不純物を拡散した深い拡散積域3、浅い鉱散積域4およびサリサイド5が、MIS構造に自己整合的に形成されている。

【OD56】次に、図1.4を参照して本実施例にかかる MISFETの製造方法を説明する。

[0057]まず、追常の工程により素子分離領域2を施したシリコン参加1を準備する。この参振を希HF水溶液で処理してシリコン参振表面の自然酸化膜を除去し、シリコン表面を水素では端する。この後、金属変化膜をシリコン参阪上に堆積する。このときのシリコン表面状態としては、水素体端状態以外にも、ハロゲンによる体端状態でもわれないじ、金属変化限形成までの自然酸化が無視できる環境であれば、シリコン表面を剥き出しの状態であっても特力ない。

【0058】金属金化限、一例としてここではジルコニウム金化限をシリコンを仮上に堆積する。本実施例では、シルコニウムターゲットを用い、アルコン/安索追合ガス等囲気でRFスパッタリングを行なうことにより空化シルコニウム専限を堆積した。このとき、シリコンの少なくとも一部が卒業と結合して、図14(a)の断面図に示すようにらいっれた合きをもシリコン表面積短10を形成し、さらにその上部にジルコニウム金化限11が形成される。アルコンと金素とのガス流量比を2・1とし、RF電力は50~300W、シリコンを仮加熱は行なわないというスパッタ条件で、限厚1、50mの金化ジルコニウム常限を堆積した。ここで、ジルコニウム金化限の堆積手法はス

パッタリングに限定するものではない。例えば、抵抗加 熱窓書法、電子ビーム窓書法、分子QQ 窓書法、およびレーザーアブレーション法などの物理堆積手法を利用する ことが可能である。 量度性からいえばスパッタリング法 が好ましいが、シリコン型板に導入される損傷を考慮すれば、電子ビーム窓書法、分子QQ 窓書法などがより好ま しい。

【0059】化学系相堆は法(CV D法)を利用する場合には、原料ガスとしては、特にジルコニウムハロゲン化物(ZrCl4)と空衆との退合ガスを用いることが望ましい。有機金属原料ガスを用いることによって、原料ガス内部に含まれる酸素原子によるシリコン基板酸化、炭素による絶縁限汚染による電気的特性の劣化などを避けることができるためである。空素原料ガスとしては、NH3、励起空素、およびN2などを用いることが可能である。励起空素を用いることがより好ましく、これによって成限的の基板温度を低下させ、意図しないシリコン基板の酸化を抑えることができる。

【0060】また、ジルコニウム室化関は、次のように 雰囲気を変化させてシリコン基板上に堆積することができる。まず、第一段階として、少なくとも一部に空素を含む雰囲気中でジルコニウム室化関を形成する。こうした方法に よりジルコニウム室化関を形成することによって、シリコン基板の表面酸化を抑制しつつ、ジルコニウム室化関中に微量な酸素を添加することが可能となる。この場合には、ジルコニウム酸室化関へあらかじめの酸素を添加することによってリーク低退の効果が発揮され、同時に より造いら102機算関厚を得ることができる。

[0051] 引き抜いて、図14 (e) に示されるジル コニウム金化映11およびシリコン表面領域10を酸化 、処理することにより、図14 (b) に示されるようにジ ルコニウム酸空化膜 7 を形成するとともに界面絶縁膜 6 を形成する。酸化処理の手法としては、通常のドライ酸 化 (O2) 、ウェット酸化 (O2/H2) 、オソン酸化 (O3) 、ラジカル酸化(励起酸素)、N2O酸化、NO 酸化: N2/O2酸化、A r/O2酸化、陽極酸化(電解 置あるいはグロー故電)など、既存の酸化技術を用いる ことが可能である。例えばドライ酸化を用いる場合に は、リーク電流とSIO2換算限厚とを最適化するため に、酸化温度500℃のときには酸化時間1分以下が望 ましく、酸化温度400℃のときには酸化時間5分以上 とすることが望ましい。また、ラジカル酸化のような励 起状態の酸素を利用すれば、酸化時間はさらに短縮する ことが可能となり、より低いSiO2換算限厚と低リー ク電流を得ることが可能となる。

[0062] ジルコニウム酸化処理に引き続いて、不活性雰囲気での高温熱処理を行なうことによって、S.FO 2換算限厚を過少させるとともにリーク電流を低下させ

ることができる。この高温熱処理は、酸化処理後にジルコニウム酸変化限および界面絶縁限中に残存する欠陥構造をアニールアウトして限を検索化するための工程であり、600~700で程度の温度範囲で行なうことが望まれた。

【0063】こうして形成されたジルコニウム酸室化膜 11上にゲート電極8を堆積して、図14(c)の構造 を得る。ゲート電極材料としては、ポリシリコン、高融 点金属およびその変化物など、任意のものを使用するこ とができる。すでに説明したように、ジルコニウム笠化 **映の酸化処理後の高温アニールは、ゲート電極8を堆積** した後に行なうことが望ましい。これは、高温アニール に伴なうジルコニウム酸金化限の熱及集を抑制し、 さら に熱処理雰囲気からの酸素拡散を低下させるという効果 がある。その熱処理条件としては、600℃以上の温度 が好ましく、さらには900℃~1050℃の範囲での 無処理が好ましい。また、この高温無処理は、特にポリ シリコンゲートの場合には、イオン注入されたゲート領 極の活性化熱処理 (>1000℃) と同時に行なうこと が最も好ましい。一方、金属ゲートの場合には、拡散層 の熱活性化 (~900℃) と同時に行なうことが最も好 ましい。

【ロロ64】引き続き、ゲート電極8を所望の形状に加工し、このゲート電極形状に自己整合的に渡い拡散層領域4を形成して、図10(d)に示すような構造を得る。本実施側においてゲート電極8の加工時には、ジルコニウム酸空化限7および界面絶疑限6は加工されずに、シリコン表面の活性領域に残されている。したがって、浅い拡散層領域4を形成するためのイオン注入は、これらの絶縁限を介して行なわれる。ジルコニウム酸空化限7および界面絶縁関6を除去した後に、イオン注入することにより、浅い拡散層領域を形成することもできる。

【0065】その後、ゲート側塗りを形成した後、深い拡散層3を形成して、図14(e)の構造を得る。深い拡散層3の上部のシルコニウム酸金化膜でおよび界面絶解限6を除去した後に退業の工程でサリサイト5を形成することによって、図13に示されるMISFETが製造される。

[00.56] (実施例2) 図1.5は、本実施例のM.I.S FETの断面図である。

【0067】図示するように、赤子分離領域2を有するシリコン基版1上には、ゲート電極8/金属酸窒化限7/用面絶縁限6の結局からなるMIS構造が形成されており、これらはゲート側壁9、SiN限12、およびSiO2関13により取り囲まれている。また、シリコン基版1中には、高速度に不純物を拡散した深い拡散領域3、浅い拡散領域4、およびサリサイド5が、MIS構造に自己整合的に形成されている。

【0068】次に、図16を参照して本実施例にかかる

MISFETの製造方法を説明する。

【0069】まず、通常の工程により、いわゆるリプレースメントゲートの方式で、シリコン基板1内に渡い拡散層積極4、深い拡散層積極3、およびサリサイド5を形成した。さらに、ゲート側壁9、SIN限12およびSIO2限13を形成した後、ゲートMIS構造となるべき部分を開孔した。こうしたシリコン基仮に対し、第一の実施例と同様に、ジルコニウム室化限の形成法は特に規定しなかったが、本実施例においては、図16(a)に示すように間口部の側壁部分にもジルコニウム

(a) に示すように開口部の側壁部分にもジルコニウム 変化関11を堆積させる必要があるため、CV D法によ り成敗することが望ましい。

【0070】引き続き、実施例1と同様の手法により酸化処理を行なうことによって、ジルコニウム酸変化限7/人界面絶縁限5核層構造を形成し、図16(b)の構造を得る。

【0071】この後、ゲート電極の推移し、CMPによる平坦化を行なうことによって、図15に示されるMISFETが製造される。前述の実施例1で説明したジルコニウム酸変化映の性能をさらに向上させるためのポストアニールは、本実施例の場合にはジルコニウム酸変化映の形成後、あるいはゲート電極の形成直後に行なうことが望ましい。本実施例の場合には、熱処理温度は800で以下に制限され、さらには600~650での範囲で行なうことが望まれる。これは、リーク電流を極力低下させるためである。

[0072] (実施例3) 図17を参照して、ZィS+ ON単層絶縁限の製造方法を説明する。

(0.0 7.9) まず、実施例1と同様の方法により、図17(6)に示すようにシリコン基版15上にシルコニウム空化限(2・N)17を形成する。このとき、2・N限17とシリコン基版15との界面には界面絶縁限16が形成されている。この界面絶縁限は、シリコン、酸素および窒素を含有し、2・N限17の形成前にシリコン基版15表面の酸窒化によって形成することができる。あるいは、2・N堆核時にシリコン表面の酸窒化によって形成される限の場合もある。

【〇〇74】さらに、実施例1と同様な方法によりファN限17を酸化処理して、図17(b)の構造を得る。これにより、ジルコニウム酸金化膜(ZrON)19/界面絶縁膜18はシリコンと酸素、窒素からなり、10原子%以下のジルコニウム原子が添加されている。また、窒素原子は10原子%以下が好ましく、欠陥構造を抑えながら不純物拡散耐性を向上させるという要請からは、2~3原子%であることがより好ましい。以下、この界面絶縁関18をZrSiON限と記述する。

【0075】引き抗いて、ZrON限19を、ZrSi ON限18に対して選択的に剥離処理して、図17 (c) のようなZiSiON単層能経限を得る。ZiON限19は、例えばO. 1%フッ酸水溶液を用して刺離することができる。以下に説明するような理由から、ZrON限19とZrSiON限18のエッチング液に対する選択比は、典型的には10以上と極めて大きく設定することができる。本発明におけるZrON限は、すでに説明したように原子結合的にはZrO2限の物性を有する。一方、本発明におけるZrSiON限は、基本的にはシリコン酸変化限(SiON)であり、これにジルコニウム原子が添加されたものととらえることができる。そして、ZrO2は、例えばフッ酸系溶液には具溶であるのに対して、SiON限は比較的難溶である。こうした理由から、10以上という大きな選択比を取ることができる。

[0.07.6] このようにして得られたファミ」のN絶縁 関18は、1000で程度の高温でも非品質性が保たれ、比誘電字が5~12程度に高められる。しかも、基本的にSTON関であるために絶縁性が高いために、ケート絶縁限として極めて適した特性を有する。

【0077】さらに、本来施例の製造方法では、界面絶縁限18およびZ r O N限19を形成する過程で、界面 絶縁限18におけるシリコン基版側とは反対の表面付近にジルコニウム原子が添加され、これによってステラー O N限が構成される。このような手法でジルコニウム原 大が添加することにより形成された Z r S i O N限においては、限の表面ではジルコニウム原度が高く、例えば1020を10ms/cc台の原子遮皮となる。一方、シリコンとの界面付近ではジルコニウム原子遮皮が、例えば1017を10ms/cc程度以下に低くなるという特徴が必然的に形成される。シリコンとの界面付近でジルコニウム原子遮皮が低いことは、界面特性の向上にはよりなことであり、本実施例の Z r S i O N限の性能を高める効用を有している。

【0078】図17(c)に示すようなZr.SHON単層経緯膜19の上には、実施例1で説明したように、図14(c)以降の工程にしたがってゲート電極を形成し、浅い拡散層領域、ゲート側壁および深い拡散層領域などを形成することによって、本発明のMISFETが得られる。

【0079】 (実施例4) 図19を参照して、ZrSI ON絶縁映の製造方法を説明する。

【0080】まず、図17 (a) に示すように、シリコンを仮15上にシルコニウムシリコン変化限(ZrS)N)22を形成した。シルコニウムシリコン変化限22は、例えば、ZrS)ターゲットを用いて変素/アルゴン退合ガスにより成限することができる。あるいは、ZrS)Nターゲットを用いてアルコンガスのみ、または変素/アルゴン退合ガスにより成限してもよい。ZrS)のターゲットを用いて変素/アルゴン混合ガスにより成限し、子の若干の酸素が含有されたZrSiN限を準

個してもよい。また、CVD法、真空無法によってもこれと同じ性質の限を形成することが可能である。図18(a)に示されるように本実施例では、ZrSIN限22とシリコンを板15との界面には、み面絶縁限21を形成した。この界面絶縁限21は、シリコン、酸素および窒素を含有し、ZrSIN限22の形成前にシリコン表面の酸金化によって形成することができる。あるいは、ZrSiN限22性核時にシリコン表面の酸金化によって形成される場合もある。また、シリコン酸化限で被覆されたシリコン酸化限に室森が温入されてシリコン酸金化限となる場合もある。

【0081】さらに、実施例1と同様な方法によりてアミーN限22を酸化処理して、図18(b)に示されるようなスァミーON単層絶縁23限を待た。界面絶縁限21は、ファミーN限を形成する際にはSION展あるいはその一部にジルコニウム原子が近如された状態である。ファミーN限22を酸化処理する際に、ファミーN限22中のジルコニウム原子が界面絶縁限の内部に取り込まれて原子結合することによって、ファミーON限へと変態する。

[10082] 本実施例で形成されたZ r S i O N限23 は、その膜の垂直方向のジルコニウム原子濃度に傾斜を 右する。具体的には、シリコン基板との界面付近でのジ ルコニウム原子造度は低く、ZrSiON膜表面に近つ くにしたがってジルコニウム原子造度が増加するような 造度の傾斜が自然と形成される。例えばZ.r.S.ION映・ 表面付近では、本来はZrSiN限であったために、ジ ルコニウム原子遮底は 1 0 20~ 1 0 21 e t oms/oc 程度と高い。一方のシリコン界面付近では、これがもと もとはシリコンと酸素あるいは窒素とにより形成されて いた物質であり、ZrSiN形成プロセスにおける原子 打ち込み、あるいはその酸化処理時の熱風歴によって熱 |拡散して形成されたものである。したがって、ジルコニ ウム原子濃度は、たかたか10I7 e t oms/cc以下 である。このようなZiSION膜内部のジルコニウム 原子の退度勾配は、本発明の方法により初めて形成され る特徴的な構造であり、シリコンとの界面特性向上と誘 電車の向上による絶縁映容量の上昇という2つの要請を 同時に潜たす効果をもたらす。

【0083】図18(b)に示されるようなスァミトのN単層絶縁限23の上には、実施例1で説明したように、図14(c)以降の工程にしたがってゲート報極を形成し、浅い拡散層領域、ゲート側壁および深い拡散層領域などを形成することによって、本発明のMISFETが得られる。

【0084】(実施例5)図19を参照して、ZarSi ON単層経験限の製造方法を説明する。

【00.85】ます、図1.9(6)に示すように、実施例 4と同様な手法によりシリコン基板 1.5上にZ r S i N 限22を形成する。本実施例においては、シリコン基板15とZrSIN限22との界面に界面絶縁限が形成されていない点が、実施例4の場合とは異なる。こうした相違は、ZrSIN限を成限する段階において、雰囲気中に存在する股索を10-6Torr以下の分圧まで低下させることによって、形成することができる。このとき、雰囲気に極微型に含まれる股素原子がZrSIN限の内部に取り込まれたところで、本実施例の効果を失わせるものではない。

【0086】次に、実施例1と同様な方法により・2・ SIN限22を酸化処理して、図1:9(b)に示される ようなと・SION単層絶縁23限を得る。このような 相違においてはジルコニウム原子の限中遺唐はほぼ均一 となり、比議電率は12以上の非常に高い値を示す。

【00.87】 しかしながら、シリコン基板にあまりにも 近接してジルコニウム原子が存在する場合には、界面特 性の劣化が起きることが知られている。したがって、特 に界面特性の性能を重視する場合には、ZrSiN限の 酸化処理の条件を設定することによって、図19(b) の Z r St.i O N膜 2 3 とシリコン基板 1.5 との界面にシ リコン酸化膜(図示せず)を形成してもよい。例えば、、 500℃~600℃の温度で酸化処理を施すことによっ て、酸素原子がZ r S T O N/S i 界面まで拡散し、そ の部分でシリコン基板を酸化してシリコン酸化膜が形成 される。 通常のファ O2限やファS i O限は極めて酸素 拡散速度が早く、シリコン革板の酸化が非常に速いスピ ードで起きるため、その制御が困難である。これに対し て本発明においては、ZrSTON膜に添加された窓素 の作用によって酸素の拡散は制限され、より広いプロセ スウィンドウで界面酸化映の厚さを設計することが可能

(0088) 図19 (b) に示されるようなとすら10 N単層絶縁限2.3の上には、実施例1で説明したように、図1.4 (o) 以降の工程にしたがってゲート電極を形成し、浅い拡散層領域、ゲート側壁および深い拡散層領域などを形成することによって、本発明のMI.SFETが得られる

【0089】(実施例8)図20を参照して、上部界面 限/2、r0N限/SION(Zr) 映磁層の構造および その形成法を説明する:

【0090】図20(e)は、界面鏡線膜16、ZirON膜17およびゲート電極材料24をシリコン基版15 上に堆積した直後の断面構造を模式的に示したものである。 ZirON膜/界面絶縁膜積層構造は、すでに説明したような本発明の方法により形成される。

(0091) こうして得られた構造を、非酸化性雰囲気中で900~1050で程度の高温で熱処理した道後の助面構造を、図20(b)に模式的に示す。図示するように、Z-70N限17とゲート電極材料24の界面には、ゲート電極材料と、酸素あるいは窒素からなる極薄

い絶縁限層(以下、上部界面限と称する)25が形成される。この上部界面限25の構成要素のうち、酸素は2rON限中に過剰に存在した余剰な酸素であり、空素は2rON限中に存在する空素である。上部界面限25の厚さは、これら酸素あるいは空素の含有金によって自己制限的に決定されるため、典型的には5人以下と、優めて深い物理限厚に抑えられる。また、上部界面限の中の空素含有金は10%以下が好ましく、より好ましくは、その不純物拡散耐性が充分発揮されかつ欠陥形成を得わないという意味で2~3原子%程度が望ましい。空素の含有金が10%を超えると、上部界面限内部に空毒に起因する欠陥が生成されて電気的特性が劣化するおそれがある。

Ì

【0092】こうして形成される上部界面膜25の作用は、ケート電極材料24、および2rON膜17中の残留酸素造度によって著しく変化する。

【0093】まず、ゲート電優24としてシリコンを用いた場合について説明する。例えば、1000ででの金素等囲気アニールによって形成された上部界面限25は、シリコン酸化限に、ZrON限中の金素が添加されて形成されたらすの限となる。このとき、ZrON限17からの触拡散によって若干のジルコニウム原子、例えば5原子%以下のジルコニウムが上部界面限25中に拡散していても構わない。この場合における上部界面限はSiON(Zr)限であり、その作用としては、ZrON限17とシリコンゲート24の奥面を構造安定化し、電気的なトラップの全を低下させるばかりでなく、シリコンゲートからの不純物拡散(ボロン、世帯など)を防止する。

【DO94】次に、ゲード電優24として高融点金属(チタン、タングステン、タンタル、モリブデン等)を用いた場合について説明する。この場合は、ZrON関17中に余副酸素がさらに存在するが否かによって、上部異面膜25の作用は全く異なるものとなる。

[0095] 余剰酸衆がフィのN限17中に存在する場合には、ファのN限17とゲート金属24との界面には、ゲート金属は44の酸化物に、金素が添加された絶縁、限が形成される。例えば、TION限、WON限などである。このような上部界面限25は、ゲート電極材料24とファのN限17との界面を構造安定化させ、電気的な欠陥などを選少させる作用を有する。

【0096】一方、スァON関17中に余剰酸素が存在しない場合には、スァON関17とゲード金属24との界面には金属変化物が形成される。本実施例で挙げた高融点金属の場合には、金属変化物は塔電性物質であるために、この上部界面限25はゲート電極24の一部として作用する。

【0097】以上、ジルコニウム酸金化限を一例として 挙げて実施例を説明したが、本発明は、ジルコニウムに 限定されるものではない、実施例で説明したジルコニウ 。ムをハフニウム、あるいはジルコニウムとハフニウムと の温合物で置き換えた場合にも、全く同様の効果が得ら れる。

#### [0.098]

【発明の効果】以上詳述したように本発明によれば、High-K材料を含有し、金属酸化物と同等の比談電率を有するゲード絶縁限を具備したM.IS型電界効果トランジスタを有する半導体装置が提供される。また本発明によれば、High-K材料の熱処理時の結晶化を極力抑制して耐熱性を高め、金属酸化物と同等の比談電率を有するゲート絶縁限を形成し得るM.IS型電界効果トランジスタを製造することのできる半導体装置の製造方法が提供される。

【〇〇99】本発明により、リーク電流が小さく、経経 限合量が非常に高いという、従来よりも高性能なり、E トードゲート経緯限を有する高速、低消費電力シリコン LSIを得ることが可能となり、その工業的価値は絶大 である。

#### 【図面の簡単な説明】

【図1】 本発明の半導体装置におけるジルコニウム酸室 化限の結合状態を説明する×PSスペクトラム・

【図2】従来法のジルコニウム酸変化限の形成方法を表 わず模式図。

【図3】従来法により形成されたジルコニウム酸室化期 の結合状態を表わす模式図。

[図4] 本発明の半導体装置におけるジルコニウム酸空 化膜の形成方法を表わす模式図。

【図5】本発明の方法により形成されたジルコニウム酸 変化膜の結合状態を表わす模式図。

[図6] 従来法のシルコニウム酸金化限の形成方法を表わす様式図。

【図7.】本発明の半導体装置における界面絶縁膜の結合 状態を説明する×PSスペクトラム。

【図8】 本発明の半導体装造におけるジルコニウム酸変化映の結晶温度上昇効果を説明する×Rロスペクトラ

【図9】 本発明の半導体装置におけるジルコニウム酸室 化限/男面絶縁限核層構造と、シリコン基板との界面特性を示す哲量・電圧特性の実験結果。

【図10】本発明の半導体装置におけるシルコニウム酸 変化限/界面経縁膜積層構造のTEM写真。

【図11】 本発明におけるジルコニウム酸室化映/界面 絶縁限核層構造の耐酸化性を示す実験結果。 【図12】本発明におけるジルコニウム酸変化既/界面 能料限核材構造のポストアニールによる性能改善の一例 を示す実験結果。

.(図13) 本発明におけるMISFETの一例を示す断 南図:

【図14】本発明におけるMISFETの製造工程の一 例を表わす断面図。

【図 15】 本発明におけるMISFETの他の例を示す 断面図。

【図16】本発明におけるMISFETの製造工程の他の例を表わず断面図。

【図17】本発明におけるMISFETの製造工程の他の例を表わず断面図。

【図18】本発明におけるMISFETの製造工程の他の例を表わず断面図。

【図19】本発明におけるMISFETの製造工程の他の例を表わず断面図。

【図20】本発明におけるMISFETの製造工程の他の例を表わす断面図。

#### 【符号の説明】

1 … S i 基板

2…未子分離領域

3…深い拡散層

4…浅い拡散層

5…サリサイド

6…男面抢操膜 7…金属酸室化膜

8…ゲート電極

9…ゲート側壁

1 D…ST-N結合を含むシリコン表面領域

1 1…金原室化联

12...SIN関

13…5102膜

1/5…シリコン基板

15…男面轮鞣膜

1.7…シルコニウム変化膜

18…ZrSiON限からなる界面絶縁限

1 9…シルコニウム酸変化膜


2 1 … 男面絶縁膜


22… Z r S i N膜


2 3 m Z r S i O N膜


24…ゲート電極

25…上部轮标联













[2]7]









[28]








[図 1: 1.]




[図15]









フロントページの統き

F ターム(多要) SF058 BA11 BA20 BD01 BD04 BD16 BF15 BH03 SF140 AA19 BA01 BD01 BD02 BD04 BD09 BE09 BE16 BE17 BF01 BF04 BF05 BG08 BG44 BH14 BJ08 BK02 BK13 CB01 CE07

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.